khas
western digital corp. (nasdaq: wdc) hari ini merilis tiga inovasi open-source terkini pada acara risc-v summit yang didesain buat mendukung upaya-upaya ekspansi risc-v dalam western digital dan ekosistem risc-v yang tumbuh. dalam pidatonya, chief technology officer western digital, martin fink, membeberkan rencana-rencana bakal meluncurkan suatu model open source dari risc-v core, satu buah inisiatif parameter terbuka untuk cache coherent memory pada suatu jaringan serta suatu simulator berkas instruksi open source risc-v. bermacam inovasi tersebut diharapkan sanggup memperlaju peningkatan arsitektur komputasi terbuka yang didesain spesial untuk zona big fakta dan fast data. western digital pernah berfungsi aktif dalam menunjang untuk meningkatkan ekosistem risc-v, termasuk beraneka pemodalan serta kemitraan yang strategis, Cuy138gacor serta mencoba kemajuannya pada misi yang suah dijanjikan, ialah mentransisi satu miliar core prosesor perseroan ke arsitektur risc-v.
"karena big informasi serta fast statistik tetap berkembang, teknologi-teknologi yang didesain khusus jadi pokok untuk membuka nilai kodrati fakta yang didapati dari sejumlah besar aplikasi-aplikasi data sentris kala ini," makin fink. "swerv core kami serta inisiatif cache coherency fabric yang terkini memperlihatkan kemungkinan-kemungkinan penting yang mampu direalisasikan sama membawa keterangan mendekati pokok pemrosesan (komputasi). beraneka jasa yang direncanakan ini pada komunitas open-source dan juga komitmen berkesinambungan dari inisiatif risc-v menganjurkan potensi yang patut untuk memperlaju inovasi kolaboratif serta penemuan-penemuan yang bersangkutan dengan data."
risc-v yaitu satu buah arsitektur jemaah instruksi terbuka dan terukur yang menyebabkan keanekaragaman aplikasi-aplikasi dan juga bobot aktivitas big data dan fast fakta dapat tumbuh dalam pusat-pusat informasi core dan dalam sistem-sistem mobile yang terkucil at the edge. situasi ini memberikan sebuah pilihan pada arsitektur-arsitektur komputasi lumrah yang patokan ketika ini. dengan risc-v, berbagai antarmuka standar terbuka mampu dikenakan bakal menguatkan pemrosesan khusus, solusi-solusi memory-sentris, alat penyimpanan unik serta aplikasi-aplikasi yang terkoneksi sebagai fleksibel.
western digital berencana bakal open source risc-v swerv core barunya, yang mempunyai sebuah desain superscalar 2-cara. risc-v swerv core western digital yaitu satu buah core pipeline 32-bit bersama 9 stage yang memungkinkan separuh instruksi bakal diisi serempak serta diterapkan bersamaan, memperpendek era yang dimestikan bakal menjalankan beragam program. keadaan ini merupakan core yang singkat serta sambung-menyambung yang dijalankan pada 4,9 coremarks/mhz1. bentuk tepat guna dayanya memintakan kecepatan clock hingga 1,8ghz1 pada satu buah teknologi metode cmos 28mm. perseroan ini berencana memakai swerv core yang dibenamkan pada beragam desain, termasuk kontroler flash dan ssd. mewujudkan core tersebut sebagai open source diharapkan agar mendorong ekspansi aplikasi-aplikasi data-sentris hangat semacam internet of things (iot), pemrosesan aman, kontrol-kontrol industrial dan lainnya.
omnixtend™ dari western digital yaitu satu buah pendekatan terbuka terkini buat mempersiapkan cache coherent memory diatas satu buah fabrik ethernet. arsitektur struktur memory-sentris ini mengagih berbagai antarmuka parameter terbuka untuk akses dan berbagai keterangan rute prosesor, akselerator machine learning, gpu, fpga dan elemen-elemen lainnya. kondisi ini adalah jalan keluar terbuka buat mengkaitkan memory selaku sesuai ke proseor serta menyodorkan dukungan mungkin untuk fabrik termutakhir yang merapatkan komponen-komponen komputasi, penyimpanan, memory dan juga i/o.
western digital hari ini pun memberitahukan swerv instruction set simulator (iss)™ open source-nya, yang menawarkan support pengetesan sempurna bakal digunakan dengan core risc-v. iss yaitu suatu program netbook yang menyerupakan eksekusi instruksi-instruksi dari satu buah prosesor. keadaan ini mengharuskan peristiwa eksternal dapat dicontohkan, seperti kelengahan pemrosesan dan juga memastikan core risc-v bekerja sebagaimana mestinya. perseroan ini memakai swerv iss untuk menyerupakan dan juga secara ketat dan juga memvalidasi swerv core, bersama lebih dari 10 miliar instruksi dijalankan. western digital berharap swerv core dan swerv iss bakal meringankan memacu industri buat mengimbit ke arsitektur umat instruksi open source.
"komputasi yang cepat, reaktif dan juga tegar bukan lagi menjadi formula kemenangan buat komputasi edge dan endpoint. sebab informasi bergelut ke prosedur edge bakal pemrosesan dan pengamatan, arsitektur-arsitektur yang mampu dikonfigurasikan akan sebagai lebih selaras buat memenuhi kepentingan bobot kerja aplikasi energik yang berat, terutama pada informasi yang dibuahi dari artificial intelligence dan juga internet of things," perkataan mario morales, program vice president, enabling technologies and semiconductors, idc. "efisiensi daya, keterampilan komposisi serta energi ringan tentu jadi pengukuran pokok untuk arsitektur komputasi edge dan endpoint."