penting
western digital corp. (nasdaq: wdc) hari ini merilis tiga inovasi open-source terkini pada pesta risc-v summit yang didesain buat menunjang upaya-upaya peningkatan risc-v internal western digital dan juga ekosistem risc-v yang tumbuh. dalam pidatonya, chief technology officer western digital, martin fink, membeberkan rencana-rencana buat mengumumkan suatu versi open source dari risc-v core, suatu inisiatif standar terbuka bakal cache coherent memory pada satu buah jaringan dan satu buah simulator rampai instruksi open source risc-v. beraneka inovasi itu diharapkan bisa menyegerakan ekspansi arsitektur komputasi terbuka yang didesain privat buat zona big data dan juga fast data. western digital suah bertindak aktif dalam menunjang buat meningkatkan ekosistem risc-v, termasuk bermacam investasi serta kemitraan yang strategis, serta mempertontonkan kemajuannya pada tujuan yang pernah dijanjikan, ialah mentransisi satu miliar core prosesor maskapai ke arsitektur risc-v.
"karena big data dan fast data lalu berkembang, teknologi-teknologi yang didesain spesial selaku pokok buat membuka angka murni fakta yang diperoleh dari beberapa besar aplikasi-aplikasi informasi sentris kali ini," tokok fink. "swerv core kami dan inisiatif cache coherency fabric yang terkini memperagakan kemungkinan-kemungkinan signifikan yang bisa direalisasikan oleh membawa keterangan mendekati inti pemrosesan (komputasi). beraneka sokongan yang direncanakan ini pada komunitas open-source dan komitmen nonstop dari inisiatif risc-v menganjurkan kapasitas yang cakap untuk memperlaju inovasi kolaboratif dan juga penemuan-penemuan yang berhubungan atas data."
risc-v merupakan sebuah arsitektur rombongan instruksi terbuka dan terukur yang mendatangkan kebinekaan aplikasi-aplikasi serta berat kerja big keterangan dan juga fast keterangan mampu meningkat dalam pusat-pusat data core serta dalam sistem-sistem mobile yang terpisah at the edge. kondisi ini memberi satu buah pengganti pada arsitektur-arsitektur komputasi umum yang tolak ukur kali ini. oleh risc-v, beraneka antarmuka parameter terbuka bisa dipakai buat memungkinkan pemrosesan khusus, solusi-solusi memory-sentris, alat penyimpanan tersendiri serta aplikasi-aplikasi yang terkoneksi sebagai fleksibel.
western digital berencana buat open source risc-v swerv core barunya, yang ada sebuah rancangan superscalar 2-cara. risc-v swerv core western digital ialah suatu core pipeline 32-bit oleh 9 stage yang mengharuskan sebagian instruksi buat diisi serempak dan dijalani bersamaan, mempercepat periode yang dimestikan buat menerapkan bermacam program. situasi ini yaitu core yang singkat dan sambung-menyambung yang dilakukan pada 4,9 coremarks/mhz1. konsep efektif dayanya memintakan kesigapan clock sampai 1,8ghz1 pada suatu teknologi teknik cmos 28mm. industri ini berencana menggunakan swerv core yang dibenamkan pada beraneka desain, termasuk kontroler flash dan ssd. melahirkan core tersebut sebagai open source diharapkan agar mendorong pengembangan aplikasi-aplikasi data-sentris terkini semacam internet of things (iot), pemrosesan aman, kontrol-kontrol industrial dan juga lainnya.
omnixtend™ dari western digital yakni satu buah penghampiran terbuka hangat bakal menyediakan cache coherent memory diatas satu buah fabrik ethernet. arsitektur metode memory-sentris ini membagikan beragam antarmuka parameter terbuka untuk akses dan juga beraneka data rute prosesor, akselerator machine learning, gpu, fpga dan juga komponen-komponen lainnya. keadaan ini ialah pemecahan terbuka bakal mengkaitkan memory selaku tepat guna ke proseor dan juga menganjurkan support tersembunyi buat fabrik termutakhir yang merangkaikan bagian-bagian komputasi, penyimpanan, memory dan i/o.
western digital hari ini pula memperkenalkan swerv instruction set simulator (iss)™ open source-nya, yang menganjurkan bantuan pengetesan komplit untuk dibubuhkan bersama core risc-v. iss yaitu suatu program
komputer yang menyerupakan eksekusi instruksi-instruksi dari satu buah prosesor. kondisi ini memungkinkan insiden eksternal sanggup dicontohkan, semacam kekeliruan pemrosesan dan menguatkan core risc-v berfungsi begitu juga mestinya. maskapai ini gunakan swerv iss bakal memperagakan serta selaku erat dan memvalidasi swerv core, dengan lebih dari 10 miliar instruksi dijalankan. western digital berharap swerv core dan juga swerv iss bakal menolong memesatkan industri buat alih ke arsitektur konglomerasi instruksi open source.
"komputasi yang cepat, kritis dan tabah tidaklah lagi jadi formula kemenangan bakal komputasi edge dan juga endpoint. karna fakta beraksi ke struktur edge bakal pemrosesan dan juga pengamatan, arsitektur-arsitektur yang sanggup dikonfigurasikan hendak sebagai lebih cocok bakal melengkapi keperluan bobot kegiatan aplikasi bersemangat yang berat, terpenting pada keterangan yang dihasilkan dari artificial intelligence dan juga internet of things," ujar mario morales, program vice president, enabling technologies and semiconductors, idc. "efisiensi daya, kemampuan komposisi dan daya sedikit hendak menjadi pengukuran utama buat arsitektur komputasi edge dan endpoint."